FPGA 設(shè)計(jì)崗位（10 人） 工作概要：1、參與項(xiàng)目需求分析、系統(tǒng)架構(gòu)設(shè)計(jì)，完成詳細(xì)方案設(shè)計(jì) 2、使用 VHDL/Verilog 語言完成復(fù)雜數(shù)字電路的 FPGA 的開發(fā)和仿真驗(yàn)證工作 3、協(xié)同測(cè)試人員完成或參與完成硬件調(diào)試工作 4、負(fù)責(zé)編寫相關(guān)設(shè)計(jì)文檔 招聘要求：1、熟悉 FPGA 的設(shè)計(jì)流程，掌握 VHDL/Verilog 設(shè)計(jì)語言，能獨(dú)立完成 FPGA 邏輯代碼編寫、 仿真、調(diào)試2、熟悉
FPGA 設(shè)計(jì)崗位（10 人）
工作概要：
1、參與項(xiàng)目需求分析、系統(tǒng)架構(gòu)設(shè)計(jì)，完成詳細(xì)方案設(shè)計(jì)
2、使用 VHDL/Verilog 語言完成復(fù)雜數(shù)字電路的 FPGA 的開發(fā)和仿真驗(yàn)證工作
3、協(xié)同測(cè)試人員完成或參與完成硬件調(diào)試工作
4、負(fù)責(zé)編寫相關(guān)設(shè)計(jì)文檔
招聘要求：
1、熟悉 FPGA 的設(shè)計(jì)流程，掌握 VHDL/Verilog 設(shè)計(jì)語言，能獨(dú)立完成 FPGA 邏輯代碼編寫、 仿真、調(diào)試
2、熟悉 Xilinx/Intel 公司的 FPGA 器件，熟練使用 Vivado/Quartus 以及相關(guān)開發(fā)工具，有 Xilinx/Intel 的大規(guī)模 FPGA 的邏輯設(shè)計(jì)的經(jīng)驗(yàn)者優(yōu)先
3、應(yīng)屆生可，有相關(guān)工作經(jīng)驗(yàn)者優(yōu)先。
4、有良好的溝通技巧，英語能力良好，會(huì)日語者優(yōu)先。
【工作地點(diǎn)】 神奈川県橫浜市新橫濱
【薪資待遇】 正社員 30W-50W 日元 視個(gè)人能力，上限可調(diào)整。
各項(xiàng)福利待遇：日本厚生年金＋社會(huì)保險(xiǎn)+雇傭保險(xiǎn)+交通費(fèi)+年終獎(jiǎng)+年有薪休假+年漲薪一 次
| 嚴(yán)海赴日 加微信，查看最新赴日工作信息 客服/微信：18841170818（陳老師） |
